|
|
| <!--插入廣告JS代碼--> |
摘 要：本文提出了一種基于DSP的DPSK信號非相干解調算法及其硬件平臺的實現。與相干解調算法比較，其具有原理簡單、硬件實現方便的特點，同時還給出了該算法在不同信噪比下的仿真性能比較。
關鍵詞：DPSK；非相干解調；DSP引言
數字相位調制分為PSK和DPSK兩種基本調制方式。PSK方式是受鍵控的載波相位按基帶脈沖而改變的一種數字調制方法，而DPSK則是利用前后相鄰碼元的相對載波相位值去表示數字信息的一種方式。在PSK系統中，由于發送端是以某一個相位做基準的，因而在接收系統中也必須有對應的基準相位作參考，如果基準相位發生變化就會造成誤碼�？紤]到實際通信時參考基準相位的隨機跳變是可能的且不易被發覺，由這種因素導致的現象稱為PSK方式的“倒”現象或“反向工作”現象，所以在實際應用中為了避免這種現象人們往往采用DPSK方式。
通常來說，DPSK接收機分為兩種。一種就是過去人們采用的模擬解調，將接收的信號先經過下變頻至基帶后再進行數字化處理。然而，隨著DSP技術的發展以及高速 A/D、處理器的出現，另一種數字解調的方法應運而生，即通常所說的軟件無線電接收機，其思想是以一個通用、標準、模塊化的硬件平臺為依托，通過軟件化實現無線通信系統的各種功能。它是在RF或高中頻上直接對信號進行數字化，再由數字下變頻器和DSP進行全數字解調。一般信號的解調算法分為非相干解調和相干解調兩種，其實現原理見圖1、2。
非相干DPSK解調算法結構
完整的DPSK調制信號的接收過程一般包括前導字信號的偵測、前饋同步參數估計、解調／解碼這三個主要部分。這里主要討論DPSK信號解調／解碼這部分的算法，并對算法進行了說明，整個算法實現的流程圖如圖3。
信號經過高速A／D變換器，采樣后的數據通過10MHz帶通濾波器濾除帶外干擾，然后信號分為兩路，一路直接輸入到乘法器，另一路經過延時作為相位比較信號輸入到乘法器。乘法器的輸出信號通過低通濾波器將高頻分量濾除產生方波，最后由判決器判決得到解調后的信號。整個解調算法由DSP內部軟件實現，不僅簡化了硬件系統，同時也減少了干擾。
由于本文討論的是非相干接收，因此不需要進行載波相位恢復。設已知信源碼元速率為1/TS，n0為信道中的高斯寬帶白噪聲，則經過信道傳輸后的信號形式可以表示為：
S1(t)=S2DPSK(t)+N0 (1)
以下信號分別對應圖2中各點信號，為表達方便，表達式中略去噪聲部分。
經過帶通濾波器的信號a形式可表示為：
Sa(t)=S2DPSK*h1(t) (2)
延時器輸出b點信號表示為：
Sb(t)=Sa(t-Ts)=[∑anA0Cos(wct-Ts)]*h1(t-Ts) (3)
n
乘法器輸出c點信號表示為：
Sc(t)=Sa(t-Ts)·Sa(t) (4)
d點信號表示為：
Sd(t)=Sc(t)*h2(t) (5)
考慮到系統的具體可實現性以及較好誤碼率的保證，圖中濾波器采用10級切比雪夫FIR濾波器，根據輸入信號的要求確定濾波器的各項參數。濾波器要盡可能讓目標信號通過，并抑制帶外干擾信號。從濾波器幅頻特性曲線的角度來說，就是要求通帶波動盡可能��；通帶寬度盡可能與信號帶寬相等，過渡帶盡可能銳利；阻帶衰減盡可能大。濾波器的系數可以通過Matlab設計得到，而整個濾波系統的軟件化可以在DSP中通過相乘循環累加指令來實現。濾波器輸出形式表示如下：
y(n)=h(0)X(n)+h(1)X(n-1)+A+h(N-1)X[n-(N-1)](6)
其中N代表濾波器抽頭系數的個數，這里N取10。
結果比較與分析
通過在Matlab中進行仿真來驗證算法的可行性。仿真中假設信道中夾雜著高斯白噪聲，通過改變輸入信噪比，產生不同的隨機噪聲序列，從而得到了不同信噪比下系統的誤碼性能，如圖4所示。
由圖4可見，最佳相干解調算法的性能遠遠優于差分相干解調算法，但是在輸入信噪比較高的情況下，差分相干解調算法也同樣能夠取得較好的誤碼率。而本文所提出的算法與理論的差分相干解調誤碼性能相比，在誤碼性能方面有所提高，這主要是由算法中具體判決規則的改進而決定的。
硬件實現
按照以上所述的方法，在自行設計的DSP硬件平臺上實現了對DPSK信號的非相干解調。這里輸入為10MHz的DPSK信號，信號經過前端放大、鉗位電路和差分電路處理后進入高速A/D。系統采用奈奎斯特直接采樣對該信號進行數字化，采樣后的數據直接送到DSP實現DPSK信號的非相干解調。實際結果表明該方法正確可行，信號接收解調穩定，圖5即是該DPSK非相干接收機的硬件原理圖。系統設計中硬件選取Maxim公司生產的高速并行A/D變換器 MAX1449作為系統前端模數轉換器，其采樣速率最高可達100MHz，10位并行輸出。DSP則選取TI公司的TMS320VC5402，工作頻率在 100MHz。各部分控制信號由CPLD產生，C5402的部分地址線和選通信號經過CPLD邏輯譯碼產生控制信號分別對A/D變換器的輸出、反饋放大器的放大倍數、RAM以及ROM進行控制，該部分選取ALTERA公司的EPM7032AETC44-4，其4ns的響應時間足以滿足系統要求。
結語
在本系統中，由于只對經過處理的采樣數據的符號位進行判決，相比較而言更加減少了由于計算精度而引起的誤差，大大提高了系統的性能。并且隨著采樣頻率的提高，以及濾波器階數的增加，在輸入信噪比較低的情況下也能有較好的誤碼性能。對于實際中頻信號的解調，本文所采用的奈奎斯特直接采樣就顯得不太現實，但隨著帶通采樣、數字下變頻、頻率內插技術的應用，這些問題也會迎刃而解。
參考文獻
1 張雄偉,曹鐵勇. DSP芯片的原理與開發應用.電子工業出版社,2000
2 彭啟琮.TMS320C54X實用教程.電子科技大學出版社,1999
3 王立寧,樂光新,詹非.MATLAB與通信仿真.人民郵電出版社,2000
4 樊昌信,詹道庸,徐炳祥,吳成柯.通信原理.國防工業出版社,1995
5 李棠之等.通信網絡技術.科學技術文獻出版社, 2000
66821730(技術支持)
