---漏極電感會引起嚴(yán)重的振鈴,可能足以導(dǎo)致MOSFET在極限條件下?lián)舸?(圖3)。它亦對效率有不利影響。---圖6所示效率是指不同頻率下負(fù)載電流和漏極電感的函數(shù)。此外,可觀察到如下結(jié)果：
---● 當(dāng)電流為15A時(shí),在300kHz和50%電感條件下我們就不得不中止試驗(yàn),因?yàn)镸OSFET的溫度超過130℃。在同樣頻率,100%電感的條件下,我們無法得到任何讀數(shù),因?yàn)檎疋徧^嚴(yán)重。
---● 在300kHz、12A條件下,漏極電感的50%比0%的效率將減少7%。由于MOSFET溫度過高,15A以上便無法進(jìn)行試驗(yàn)。
---● 在600kHz,12.5A條件下, 漏極電感的50%比0%的效率將減少8.5%。由于MOSFET溫度過高,12.5A以上便無法進(jìn)行試驗(yàn)。
---● 在1MHz時(shí),由于MOSFET溫度過高,5A以上便無法進(jìn)行試驗(yàn)。
柵-源極電感的影響
---較大的源極電感會使效率明顯減小 (見圖5和圖7)。
---前面(見圖4)已顯示出效率對柵極電感的基本依賴關(guān)系。當(dāng)結(jié)合小源極電感時(shí),其整體狀況就相當(dāng)清楚——較大的柵極電感必然造成較大的功率損耗。為了理解圖7所示的關(guān)系,我們進(jìn)行了仿真 (見圖8)。
---該結(jié)果的解釋需要進(jìn)一步研究。現(xiàn)在我們可以說明,在電路板合理的電感值范圍內(nèi),漏極和源極電感必須減小,以確保高的轉(zhuǎn)換器效率。該仿真得出如下結(jié)果：
---柵極和源極電感與MOSFET的柵源電容產(chǎn)生共振。HS-FET關(guān)斷柵-源時(shí),電容通過這些電感路徑放電。MOSFET關(guān)斷后,電感將迫使柵極電流繼續(xù)流動并對柵-源電容進(jìn)行反向充電。該充電將再次以相同方式放電并使HS-FET的柵-源電壓反向。根據(jù)減幅的情況,HS-FET可再次導(dǎo)通并出現(xiàn)巨大的短路現(xiàn)象。在如此高的柵極電感下,該影響變得嚴(yán)重。在某些情況下,甚至可以見到第二短路影響。作為這一共振電路的部分,源極電感還可以第二種方式發(fā)生作用。當(dāng)發(fā)生短路電流時(shí),源電感可限制短路電流的di/dt (電流隨時(shí)間的變化率),從而限制損耗。源極電感還會對柵源電壓造成負(fù)反饋,并限制短路。在寄生柵極電感高的情況下,尤其會發(fā)生這些影響。為了獲得高效率,應(yīng)該通過設(shè)計(jì)避免這種影響,即必須仔細(xì)設(shè)計(jì)將柵極電感降至最小。
源極 HS - 源極LS電感的影響
---我們研究了寄生源極電感的位置對效率的影響。結(jié)果在相同數(shù)值的寄生源極電感回路中,控制FET將比同步FET對其效率的影響更大 (見圖9)。
---這種現(xiàn)象的原因在于慢速開關(guān)控制FET引起了額外的開關(guān)損耗,因?yàn)樵谧儞Q過程中控制FET的VDS較同步FET高 (同步FET的正向電壓降小)。此外,寄生電感對FET柵-漏電壓的反饋對總體HS-FET漏電流造成重要影響。通過比較,寄生源極電感對LS-FET漏電流的影響只是局部,這是因?yàn)榭赏ㄟ^同步FET的體二極管對其進(jìn)行旁路。
并聯(lián)MOSFET的影響
---當(dāng)MOSFET并聯(lián)時(shí),很多情況下每個(gè)單獨(dú)的MOSFET回路不可能具有相同的寄生現(xiàn)象。我們已經(jīng)研究了MOSFET漏極回路中的額外電感對于效率的影響。
---從(見圖10)中,我們觀察到寄生電感的差異越大,效率下降得越大。引出的問題是：“如何優(yōu)化設(shè)計(jì)？”換句話說,使兩個(gè)MOSFET具有相同大的寄生電感,是否比保持原狀好？
結(jié)論
---我們通過試驗(yàn)顯示寄生電感對于DC-DC轉(zhuǎn)換器中開關(guān)MOSFET效率的有害影響。 結(jié)論如下：
---● 源極電路中電感的影響最為嚴(yán)重,其次是漏極電路中的類似電感。
---● 在我們的試驗(yàn)板中,我們沒有發(fā)現(xiàn)與柵極電路電感相關(guān)的嚴(yán)重影響。
---● 效率的降低與轉(zhuǎn)換器的切換頻率有密切關(guān)系。
---● 效率的降低與負(fù)載電流有很大關(guān)系。在源極和漏極電路存在寄生電感的情況下,負(fù)載電流越大,效率下降越多。
---● 在現(xiàn)今DC-DC轉(zhuǎn)換器應(yīng)用中,進(jìn)行功率系統(tǒng)PCB布線時(shí)要特別小心,在開關(guān)MOSFET周圍尤需注意。
---● 使用多層板的優(yōu)點(diǎn)之一便是通過匯集盡可能多的層板中的電流,減小寄生電阻和電感。這樣可降低電阻損耗和寄生電感造成的損耗。
---● 在設(shè)計(jì)高頻DC-DC轉(zhuǎn)換器時(shí),存在許多與源極和漏極電路相關(guān)的寄生電感問題。首先是封裝電感,可行的做法是使用新近推出的低電感封裝,用于封裝開關(guān)MOSFET。第二項(xiàng)是PCB寄生電感,必須使用多層PCB并使跡線電感降至最小,以控制損耗。這樣設(shè)計(jì)人員便可以使用較少的幾個(gè)電容獲得更快速的動態(tài)響應(yīng),并成功實(shí)現(xiàn)高頻設(shè)計(jì)。
---● 應(yīng)該將無法通過設(shè)計(jì)來避免的寄生電感移至同步FET回路中,因?yàn)橥紽ET中的電感對于總體效率的影響比控制FET回路中電感的影響小。
---備注：在低占空比的情況下,同步FET回路中的寄生電阻會顯著降低效率。需要在設(shè)計(jì) (跡線寬度、銅層厚度、有效的回路范圍、偏置等) 中作出復(fù)雜的折中平衡。
---● 最好避免并聯(lián)MOSFET。替換MOSFET并聯(lián)的方法是增加額外的相位或使用更好的MOSFET。如果并聯(lián)不可避免,對于并聯(lián)的MOSFET,在設(shè)計(jì)上必須保證電氣對稱,以獲得相同的電流分配和相同的開關(guān)時(shí)間。
<!--
